台湾专利TW201306263A 半導體裝置及其製造方法

专利PDF首页>>台湾专利

专利附录

专利说明

权利要求

类似技术

同族专利

引用文献

法律状态

优先权

专利摘要:
本發明的目的之一是在通道長度小的氧化物半導體電晶體中防止不能確保導通/截止比。本發明關於一種半導體裝置，包括：氧化物半導體層；與所述氧化物半導體層的通道形成區重疊的閘極電極；與所述氧化物半導體層的第一區域重疊的源極電極或汲極電極；以及所述通道形成區和所述第一區域之間的第二區域，其中該第二區域的上層包含微小空洞。本發明關於一種半導體裝置，包括：氧化物半導體層；與所述氧化物半導體層的通道形成區重疊的閘極電極；與所述氧化物半導體層的第一區域重疊的源極電極或汲極電極；以及所述通道形成區和所述第一區域之間的第二區域，其中該第二區域的上層包含氮。
公开号:TW201306263A
申请号:TW101122821
申请日:2012-06-26
公开日:2013-02-01
发明作者:Yutaka Okazaki；Atsuo Isobe
申请人:Semiconductor Energy Lab；
IPC主号:H01L29-00

专利说明:
半導體裝置及其製造方法
所公開的發明的一個方式係關於一種半導體裝置及其製造方法。
近年來，使用氧化物半導體製造電晶體，並將該電晶體應用於電子裝置或光學裝置的技術受到注目。例如，專利文獻1公開了如下技術：作為氧化物半導體使用In-Ga-Zn類氧化物來製造電晶體且使用該電晶體製造顯示裝置。
[專利文獻1]日本專利申請公開第2008-141119號公報
在通道形成區形成於氧化物半導體層的電晶體(以下稱為氧化物半導體電晶體)中，有可能水或氫從外部進入到氧化物半導體層中。當對含有水或氫的氧化物半導體層進行熱處理時，氫會擴散到氧化物半導體層中。在氧化物半導體層中，氫的一部分成為施體而釋放出作為載子的電子。在氧化物半導體層中的載子濃度高時，即使對閘極電極不施加電壓，通道也形成在氧化物半導體電晶體中。就是說，導致氧化物半導體層n型化。像這樣，在具有n型化的氧化物半導體層的氧化物半導體電晶體中，當通道形成區的長度(以下稱為通道長度L)小時，有可能不能確保足夠的導通/截止比，就是說，與施加到閘極電極的閘極電壓無關，汲極電流為恆定，或者相對於電晶體截止時的汲極電流的電晶體導通時的汲極電流的比率不足以使該電晶體發揮電晶體的功能。
在氧化物半導體電晶體的製造中，為了提高氧化物半導體電晶體的特性等，必須要進行熱處理。但是，如上所述，當對已經含有水或氫的氧化物半導體層進行熱處理時，氫擴散到氧化物半導體層，擴散的氫與氧化物半導體層中的氧起反應，導致氧化物半導體層中的氧被抽出。氧被抽出的氧化物半導體層會n型化。由此在氧化物半導體電晶體中不能確保足夠的導通/截止比。
另外，用於電子裝置和光學裝置的氧化物半導體電晶體需要微型化。雖然氧化物半導體電晶體的微型化需要減小通道長度L，但是當減小通道長度L時，如上所述，有可能不能確保足夠的導通/截止比。
不能確保足夠的導通/截止比的氧化物半導體電晶體不具有例如切換元件的功能。因此，使用不能確保足夠的導通/截止比的氧化物半導體電晶體的電子裝置和光學裝置的可靠性有可能降低。
鑒於上述內容，本發明的一個方式的目的之一是提供一種在通道長度L小的氧化物半導體電晶體中抑制不能確保足夠的導通/截止比。
所公開的發明的一個方式關於一種半導體裝置，包括：氧化物半導體層；設置在氧化物半導體層上的閘極絕緣膜；隔著該閘極絕緣膜設置在氧化物半導體層的通道形成區上的閘極電極；設置在氧化物半導體層的第一區域上的源極電極或汲極電極；以及通道形成區和第一區域之間的第二區域，其中該第二區域的上層包含微小空洞。
所公開的發明的一個方式關於一種半導體裝置，包括：氧化物半導體層；設置在氧化物半導體層上的閘極絕緣膜；隔著該閘極絕緣膜設置在氧化物半導體層的通道形成區上的閘極電極；設置在氧化物半導體層的第一區域上的源極電極或汲極電極；以及通道形成區和第一區域之間的第二區域，其中該第二區域的上層包含氮。
所公開的發明的一個方式關於一種半導體裝置，包括：氧化物半導體層；設置在氧化物半導體層上的閘極絕緣膜；隔著該閘極絕緣膜設置在氧化物半導體層的通道形成區上的閘極電極；設置在氧化物半導體層的第一區域上的源極電極或汲極電極；以及通道形成區和第一區域之間的第二區域，其中該第二區域的上層包含比第二區域的下層多的氮。
藉由以高劑量添加氮，在第二區域的上層形成微小空洞。該微小空洞的內壁吸附來自外部或絕緣膜的氫。
該微小空洞與其周圍相比是低密度或空隙，並是直徑為0.1nm以上且10nm以下，較佳為2nm以上且7nm以下的大致為球形區域或多個大致為球形的區域重疊的區域。
如上述那樣，當來自外部的氫擴散到氧化物半導體層中，該氫與氧化物半導體層中的氧起反應時，氧從氧化物半導體層中被抽出。當氧從氧化物半導體層中被抽出時，氧化物半導體電晶體不能確保足夠的導通/截止比。但是，當上述微小空洞的內壁吸附氫時，氧不會從氧化物半導體層中被抽出。
像這樣，具有藉由使微小空洞的內壁吸附氫而不使氧被抽出的氧化物半導體層的氧化物半導體電晶體可以防止不能確保足夠的導通/截止比。
如上所述，藉由在氧化物半導體層中設置微小空洞，可以形成能夠確保足夠的導通/截止比的氧化物半導體電晶體。但是，當形成該微小空洞時，會使氧化物半導體電晶體的導通電流降低。
但是，當以該第一區域及該第二區域的下層不包含氮或與該第二區域的上層相比下層的氮濃度極低的方式添加氮時，在該第一區域及該第二區域的下層中不會形成微小空洞。因此，藉由設置該第二區域的下層，可以抑制氧化物半導體電晶體的導通電流的降低。
在所公開的發明的一個方式中，第二區域的上層的氮濃度是1×10²¹cm^-3以上。
另外，在所公開的發明的一個方式中，也可以對氧化物半導體層添加氧以代替氮。當對氧化物半導體層添加氧時，在氧化物半導體層中形成微小空洞。與添加氮的情況同樣，因為氧化物半導體層中的微小空洞的內壁吸附氫，所以氧化物半導體層中的氧不被抽出。使用添加氧以代替氮的氧化物半導體層的氧化物半導體電晶體與添加氮的情況同樣成為能夠確保足夠的導通/截止比的氧化物半導體電晶體。
所公開的發明的一個方式關於一種半導體裝置，包括：氧化物半導體層；設置在氧化物半導體層上的閘極絕緣膜；隔著閘極絕緣膜設置在氧化物半導體層的通道形成區上的閘極電極；設置在氧化物半導體層的第一區域上的源極電極或汲極電極；以及通道形成區和第一區域之間的第二區域，其中該第二區域的上層包含比第二區域的下層多的氧。
在所公開的發明的一個方式中，第二區域的上層的氧濃度是1×10²¹cm^-3以上。
在所公開的發明的一個方式中，在第二區域的上層中形成有微小空洞。
所公開的發明的一個方式關於一種半導體裝置的製造方法，包括以下步驟：形成氧化物半導體層；在氧化物半導體層中的第一區域上形成源極電極或汲極電極；在氧化物半導體層中的通道形成區上以隔著閘極絕緣膜重疊的方式形成閘極電極；以源極電極或汲極電極以及閘極電極為掩模，對第一區域和通道形成區之間的第二區域的上層添加氮；以及加熱具有添加有氮的第二區域的上層的氧化物半導體層。
在所公開的發明的一個方式中，氮劑量是5×10¹⁶cm^-2以上。
所公開的發明的一個方式關於一種半導體裝置的製造方法，包括以下步驟：形成氧化物半導體層；在氧化物半導體層中的第一區域上形成源極電極或汲極電極；以隔著閘極絕緣膜與氧化物半導體層的通道形成區重疊的方式形成閘極電極；以源極電極或汲極電極以及閘極電極為掩模，對第一區域和通道形成區之間的第二區域的上層添加氧；以及加熱具有添加有氧的第二區域的上層的氧化物半導體層。
在所公開的發明的一個方式中，氧劑量是5×10¹⁶cm^-2以上。
根據所公開的發明的一個方式，在通道長度L小的氧化物半導體電晶體中能夠確保足夠的導通/截止比。
下面，將參照圖式說明本說明書所公開的發明的實施方式。注意，本說明書所公開的發明可以藉由多種不同的方式來實施，所屬技術領域的普通技術人員可以很容易地理解一個事實就是其方式和詳細內容可以被變換為各種各樣的形式，而不脫離本說明書所公開的發明的宗旨及其範圍。因此，本發明不應該被解釋為僅限定在實施方式所記載的內容中。另外，在如下所述的圖式中，相同部分或具有相同功能的部分用相同的符號表示，並且省略對它們的重複說明。
注意，在本說明書所公開的發明中，半導體裝置是指藉由利用半導體而工作的所有元件及裝置，並且將包括電子電路、顯示裝置及發光裝置等的電器裝置以及安裝有該電器裝置的電子裝置包括在其範圍內。
注意，為了容易理解說明，圖式等所示出的各結構的位置、大小和範圍等有時不表示實際上的位置、大小和範圍等。因此，所公開的發明不一定侷限於圖式等所公開的位置、大小、範圍等。
另外，本說明書等中的“第一”、“第二”、“第三”等的序數詞是為了避免結構要素的混同而附記的，而不是用於在數目方面上進行限制。實施方式1 〈氧化物半導體電晶體的結構〉
圖1示出本實施方式的氧化物半導體電晶體的結構。圖1所示的氧化物半導體電晶體201包括：設置在基板200上的基底絕緣膜202；形成在基底絕緣膜202上的用作活性層的氧化物半導體層203；形成在氧化物半導體層203上的用作源極電極及汲極電極的電極204a及電極204b；形成在氧化物半導體層203、電極204a及電極204b上的閘極絕緣膜206；以及隔著閘極絕緣膜206設置在與氧化物半導體層203重疊的位置上的閘極電極207。
圖1所示的氧化物半導體電晶體201是閘極電極207形成在氧化物半導體層203上的頂閘極型，並是用作源極電極及汲極電極的電極204a及電極204b形成在氧化物半導體層203上的頂接觸型。
電極204a及電極204b與氧化物半導體層203重疊的區域208a及208b用作源極區及汲極區。
在氧化物半導體電晶體201中，電極204a及電極204b與閘極電極207不重疊。在氧化物半導體層203中電極204a及電極204b與閘極電極207之間形成有區域211a及區域211b。區域211a具有上層211au及下層211al。並且，區域211b具有上層211bu及下層211bl。上層211au及上層211bu包含氮，而下層211al及下層211bl不包含氮，或者下層211al及下層211bl的氮濃度與上層211au及上層211bu相比極低。上層211au及上層211bu的氮濃度較佳是1×10²¹cm^-3以上。
包含氮的上層211au及上層211bu以高劑量添加有氮。藉由以高劑量添加氮，在上層211au及上層211bu中形成奈米尺寸的微小空洞。微小空洞在氧化物半導體層203的添加有氮的區域形成有多個。
該微小空洞與其周圍相比是低密度或空隙，並是直徑為0.1nm以上且10nm以下，較佳為2nm以上且7nm以下的大致為球形的區域或多個大致為球形的區域重疊的區域。
如上述那樣，當來自外部的氫擴散到氧化物半導體層203中時，氫與氧化物半導體層203中的氧起反應，氧從氧化物半導體層203被抽出。當氧從氧化物半導體層203被抽出時，氧化物半導體電晶體不能確保足夠的導通/截止比。但是，當上述微小空洞的內壁吸附有氫時，氧不會從氧化物半導體層203被抽出。
像這樣，具有藉由使微小空洞的內壁吸附氫而不使氧被抽出的氧化物半導體層203的氧化物半導體電晶體201是能夠確保足夠的導通/截止比的電晶體。
另外，當對氧化物半導體層203添加氮時，以不對下層211al和下層211bl添加氮的方式，控制加速電壓。就是說，下層211al及下層211bl是不包含氮的區域，或者是其氮濃度與上層211au及上層211bu相比極低的區域。
如上所述，藉由在氧化物半導體層203中設置微小空洞，可以形成能夠確保足夠的導通/截止比的氧化物半導體電晶體。但是，當形成該微小空洞時，會使氧化物半導體電晶體201的導通電流降低。
因為沒有對下層211al及下層211bl添加氮，所以在下層211al及下層211bl中沒有形成微小空洞。因此，藉由設置下層211al及下層211bl，可以抑制導通電流降低。
另外，藉由對上層211au及上層211bu添加氧來代替氮，也可以在上層211au及上層211bu中形成微小空洞。
如上所述，當在上層211au及上層211bu中形成微小空洞時，該微小空洞的內壁吸附來自外部或絕緣膜的氫。當氫被吸附到微小空洞的內壁時，氧化物半導體層203中的氧不被抽出。因此，使用這樣的氧化物半導體層203的氧化物半導體電晶體201與添加氫的情況同樣成為能夠確保足夠的導通/截止比的氧化物半導體電晶體。
上層211au及上層211bu的氧濃度較佳是1×10²¹cm^-3以上。
另外，氧化物半導體層203也可以由CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor：C軸配向結晶氧化物半導體)構成。在氧化物半導體層203由CAAC-OS構成時，與氧化物半導體層203由非晶構成的情況相比可以提高氧化物半導體層203的導電率，因此可以降低電極204a和電極204b之間的電阻。注意，關於CAAC-OS，將在後面進一步說明。
另外，在圖1中，以覆蓋氧化物半導體電晶體201的方式形成有絕緣膜212。在絕緣膜212上設置有電連接到電極204a的佈線213、電連接到電極204b的佈線214以及電連接到閘極電極207的佈線215。〈氧化物半導體電晶體的製造方法〉
下面將說明圖1所示的氧化物半導體電晶體201的製造方法。
在基板200上形成基底絕緣膜202。在本實施方式中，作為基板200使用玻璃基板，作為基底絕緣膜202使用氧化矽膜。
在基底絕緣膜202上形成氧化物半導體膜，並利用蝕刻等加工該氧化物半導體膜來形成島狀氧化物半導體層203(參照圖2A)。注意，將在後面就氧化物半導體層203的材料進行詳細說明。另外，該氧化物半導體膜形成為具有在後面的製程中能夠形成被添加氮的上層及不被添加氮的下層的膜厚度。氧化物半導體膜的膜厚度例如是20nm以上且100nm以下，較佳是40nm以上且80nm以下，即可。
以與氧化物半導體層203的一部分重疊的方式形成電極204a及電極204b。作為電極204a及電極204b的材料，例如使用按鈦膜、鋁膜、鈦膜的順序形成的疊層膜。
將氧化物半導體層203和電極204a重疊的區域稱作區域208a，並且將氧化物半導體層203和電極204b重疊的區域稱作區域208b(參照圖2B)。區域208a及區域208b如上述那樣用作源極區及汲極區。
接下來，以覆蓋基底絕緣膜202、氧化物半導體層203以及電極204a及電極204b的方式形成閘極絕緣膜206。作為閘極絕緣膜206例如使用氧化矽膜。
接下來，在氧化物半導體層203中不與電極204a及電極204b重疊的區域上隔著閘極絕緣膜206形成閘極電極207(參照圖2C)。作為閘極電極207，例如使用氮化鉭膜和鎢膜的疊層膜。注意，在氧化物半導體層203中，將與閘極電極207重疊的區域稱作通道形成區209，將區域208a和通道形成區209之間的區域稱作區域211a，並且將區域208b和通道形成區209之間的區域稱作區域211b。區域211a及區域211b是不與閘極電極207以及電極204a及電極204b重疊的區域。
接下來，對氧化物半導體層203添加氮210(參照圖2D)。當添加氮210時，在高劑量及低加速電壓的條件下進行添加。另外，當對氧化物半導體層203添加氮210時，閘極電極207以及電極204a及電極204b用作掩模。
藉由以上述條件添加氮210，區域211a的上層211au及區域211b的上層211bu形成為高濃度含氮區域。
如上所述製造氧化物半導體電晶體201(參照圖11A)。
在添加氮210之後，以覆蓋基板200、基底絕緣膜202、氧化物半導體層203、電極204a、電極204b、閘極絕緣膜206以及閘極電極207的方式形成絕緣膜212(參照圖11B)。在形成絕緣膜212之後進行熱處理。在本實施方式中，以450℃進行熱處理。
藉由如上所述對上層211au及上層211bu添加氮210，在上層211au及上層211bu中形成微小空洞。微小空洞在氧化物半導體層203的添加有氮的區域(上層211au及上層211bu)形成有多個。
圖5A至5D是氧化物半導體層的剖面TEM照片(400萬倍放大倍率)，其中為了確認是否形成有微小空洞而改變氮添加的有無以及氮添加的劑量。
在圖5A至5D中，作為基底絕緣膜202以300nm的膜厚度形成具有氧的氮化矽膜，並且作為基底絕緣膜202上的氧化物半導體層203以30nm的膜厚度形成In-Ga-Zn類氧化物膜(以下稱作IGZO膜)。在形成基底絕緣膜202及氧化物半導體層203之後，在氮氣氛圍中以450℃的溫度進行1小時的熱處理。
圖5A、5B、5C以及5D分別是不添加氮、以1×10¹⁵cm^-2的劑量添加氮、以1×10¹⁶cm^-2的劑量添加氮以及以5×10¹⁶cm^-2的劑量添加氮時的氧化物半導體層203的剖面TEM照片。注意，以20kV的加速電壓添加氮。
圖5A至5D表示當以5×10¹⁶cm^-2的劑量添加氮時在氧化物半導體層203中形成微小空洞的情況(參照圖5D)。
因此，為了在氧化物半導體層203中形成微小空洞，劑量較佳是5×10¹⁶cm^-2以上。
當氧從氧化物半導體層203被抽出時，氧化物半導體電晶體不能確保足夠的導通/截止比。但是，當上述微小空洞的內壁吸附有氫時，不會引起氫和氧起反應而形成水等，並且不會從氧化物半導體層203抽出氧。
像這樣，具有藉由使微小空洞的內壁吸附氫而不使氧被抽出的氧化物半導體層203的氧化物半導體電晶體201是能夠確保足夠的導通/截止比的電晶體。
另外，區域211a的下層211al及區域211b的下層211bl是不包含氮的區域，或者是其氮濃度與上層211au及上層211bu相比極低的區域。
如上所述，藉由在氧化物半導體層203中設置微小空洞，可以形成能夠確保足夠的導通/截止比的電晶體。但是，當形成該微小空洞時，電流的通路被切斷，導致氧化物半導體電晶體201的導通電流降低。
在下層211al及下層211bl中，因為沒有添加氮，所以沒有形成微小空洞。因此，藉由設置下層211al及下層211bl，可以抑制導通電流降低。
注意，為了不使氮添加到氧化物半導體層203的下層211al及下層211bl，也可以在氧化物半導體層203上形成金屬膜、金屬氧化物膜以及金屬氮化物膜等。在形成有金屬膜、金屬氧化物膜以及金屬氮化物膜等的情況下，氮經過這些膜添加到氧化物半導體層203。因此，由於氮不到達下層211al及下層211bl，因而可以防止氮添加到下層211al及下層211bl。
接下來，在絕緣膜212中形成到達電極204a、電極204b以及閘極電極207的接觸孔。接著，在絕緣膜212上形成藉由該接觸孔電連接到電極204a的佈線213、電連接到電極204b的佈線214以及電連接到閘極電極207的佈線215(參照圖1)。
另外，如上所述，當對氧化物半導體層203添加氧來代替氮時，也在氧化物半導體層203中形成微小空洞。與添加氮的情況同樣，添加有氧的氧化物半導體層203中的氧不被抽出。因此，具有添加有氧的氧化物半導體層203的氧化物半導體電晶體201與添加有氫的情況同樣成為能夠確保足夠的導通/截止比的氧化物半導體電晶體。另外，與氮劑量同樣，氧劑量較佳是5×10¹⁶cm^-2以上。〈氧化物半導體電晶體的另一個結構例子及其製造方法〉
在上述氧化物半導體電晶體201中，下層211al及下層211bl是不包含氮的區域，或者是其氮濃度與上層211au及上層211bu相比極低的區域。
但是，下層211al及下層211bl也可以以不形成微小空洞的範圍的劑量添加有氮。當下層211al及下層211bl包含氮時，下層211al及下層211bl成為n型化區域，可以使導通電流進一步容易流過。
以下將說明下層211al及下層211bl是低濃度含氮區域的氧化物半導體電晶體221的製造方法。
首先，根據圖2A至2D進行直到添加氮210的步驟(參照圖3A)。注意，圖3A和圖2D是相同的圖式。由此，上層211au及上層211bu成為高濃度含氮區域(參照圖3B)。注意，將圖3A所示的氮210的添加稱作第一添加。
接下來，對氧化物半導體層203再次添加氮210(第二添加)(參照圖3C)。注意，在第二添加的劑量比第一添加的劑量小的條件下進行第二添加。另外，以高於第一添加的加速電壓進行第二添加，以使氮210到達下層211al及下層211bl。
藉由第二添加，下層211al及下層211bl成為低濃度含氮區域(參照圖3D)。由於下層211al及下層211bl成為低濃度含氮區域，使得導通電流進一步容易流過。
注意，雖然在圖3A至3D中示出藉由進行兩次的氮添加形成高濃度含氮區域的上層211au及上層211bu以及低濃度含氮區域的下層211al及下層211bl的例子，但是本發明不侷限於此。在進行第一添加時，藉由調節濃度分佈而將氮也添加到下層211al及下層211bl。
圖4A示出被添加的氮的濃度分佈。如圖4A所示那樣，氮濃度最初與深度成比例地增高，但是在預定的深度D1處成為極大值。然後隨著深於深度D1，氮濃度緩慢地降低。
圖4B示出在以高加速電壓添加氮的情況下的上層211bu及下層211bl中氮的濃度分佈。
如圖4B所示那樣，在上層211bu中具有氮濃度的極大值。在下層211bl中，氮濃度低。
由此，藉由調節加速電壓，即使只進行第一添加，也可以形成高濃度含氮區域及低濃度含氮區域。
在對氧化物半導體層203添加氮210之後，以覆蓋基板200、基底絕緣膜202、氧化物半導體層203、電極204a、電極204b、閘極絕緣膜206以及閘極電極207的方式形成絕緣膜212。在形成絕緣膜212之後進行熱處理。在本實施方式中，以450℃進行熱處理。
接下來，在絕緣膜212中形成到達電極204a、電極204b以及閘極電極207的接觸孔。接著，在絕緣膜212上形成藉由該接觸孔電連接到電極204a的佈線213、電連接到電極204b的佈線214以及電連接到閘極電極207的佈線215(參照圖12)。
注意，在圖3A至3D及圖12所示的氧化物半導體電晶體221中，也可以添加氧來代替氮。在添加氧來代替氮時，也形成微小空洞，因此可以形成能夠確保導通/截止比的氧化物半導體電晶體。實施方式2
在本實施方式中，將說明在所公開的發明的一個方式中可以使用的氧化物半導體層。
作為在所公開的發明的一個方式中可以使用的氧化物半導體層的氧化物半導體，較佳為至少包含銦(In)或鋅(Zn)。尤其是較佳為包含In及Zn。此外，較佳的是，作為用來減少使用該氧化物的電晶體的電特性的不均勻性的穩定劑，除了上述元素以外還包含鎵(Ga)。此外，作為穩定劑，較佳為包含錫(Sn)。此外，作為穩定劑，較佳為包含鉿(Hf)。此外，作為穩定劑，較佳為包含鋁(Al)。
另外，作為其他穩定劑，也可以包含鑭系元素的鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)以及鑥(Lu)中的任何一種或多種。
例如，作為氧化物半導體可以使用氧化銦；氧化錫；氧化鋅；二元金屬氧化物如In-Zn類氧化物、Sn-Zn類氧化物、Al-Zn類氧化物、Zn-Mg氧化物、Sn-Mg氧化物、In-Mg氧化物、In-Ga氧化物；三元金屬氧化物如In-Ga-Zn類氧化物(也稱為IGZO)、In-Al-Zn類氧化物、In-Sn-Zn類氧化物、Sn-Ga-Zn類氧化物、Al-Ga-Zn類氧化物、Sn-Al-Zn類氧化物、In-Hf-Zn類氧化物、In-La-Zn類氧化物、In-Ce-Zn類氧化物、In-Pr-Zn類氧化物、In-Nd-Zn類氧化物、In-Sm-Zn類氧化物、In-Eu-Zn類氧化物、In-Gd-Zn類氧化物、In-Tb-Zn類氧化物、In-Dy-Zn類氧化物、In-Ho-Zn類氧化物、In-Er-Zn類氧化物、In-Tm-Zn類氧化物、In-Yb-Zn類氧化物、In-Lu-Zn類氧化物；以及四元金屬氧化物如In-Sn-Ga-Zn類氧化物、In-Hf-Ga-Zn類氧化物、In-Al-Ga-Zn類氧化物、In-Sn-Al-Zn類氧化物、In-Sn-Hf-Zn類氧化物、In-Hf-Al-Zn類氧化物。
這裏，例如In-Ga-Zn類氧化物是指作為主要成分具有In、Ga和Zn的氧化物，對In、Ga、Zn的比率沒有限制。另外，也可以包含In、Ga、Zn以外的金屬元素。
另外，作為氧化物半導體，也可以使用以InMO₃(ZnO)_m(m>0且m不是整數)表示的材料。注意，M表示選自Ga、Fe、Mn和Co中的一種或多種金屬元素。此外，作為氧化物半導體，也可以使用以In₃SnO₅(ZnO)_n(n>0且n是整數)表示的材料。
例如，可以使用其原子比為In：Ga：Zn=1：1：1(=1/3：1/3：1/3)或In：Ga：Zn=2：2：1(=2/5：2/5：1/5)的In-Ga-Zn類氧化物或其組成的近旁的氧化物。或者，也可以使用其原子比為In：Sn：Zn=1：1：1(=1/3：1/3：1/3)、In：sn：Zn=2：1：3(=1/3：1/6：1/2)或In：Sn：Zn=2：1：5(=1/4：1/8：5/8)的In-Sn-Zn類氧化物或其組成的近旁的氧化物。
但是，不侷限於上述材料，根據所需要的半導體特性(遷移率、閾值、偏差等)使用具有適當的組成的材料即可。另外，為了獲得所需要的半導體特性，較佳為適當地設定載子濃度、雜質濃度、缺陷密度、金屬元素與氧的原子數比、原子間接合距離、密度等的條件。
例如，In-Sn-Zn類氧化物比較容易得到高遷移率。但是，即使在使用In-Ga-Zn類氧化物時，也可以藉由降低塊體內缺陷密度來提高遷移率。
注意，例如In、Ga、Zn的原子數比為In：Ga：Zn=a：b：c(a+b+c=1)的氧化物的組成在原子數比為In：Ga：Zn=A：B：C(A+B+C=1)的氧化物的組成的近旁是指a、b、c滿足(a-A)²+(b-B)²+(c-C)² r²的狀態，r例如是0.05即可。其他氧化物也是同樣的。
氧化物半導體既可為單晶，又可為非單晶。在氧化物半導體為非單晶的情況下，既可為非晶，又可為多晶。另外，既可為在非晶中包含具有結晶性的部分的結構，又可為不是非晶的結構。
因為處於非晶狀態的氧化物半導體比較容易得到平坦的表面，所以藉由使用該氧化物半導體製造電晶體，可以減少介面散亂，而可以比較容易得到比較高的遷移率。
另外，具有結晶性的氧化物半導體可以進一步降低塊體內缺陷，藉由提高表面的平坦性，可以得到處於非晶狀態的氧化物半導體的遷移率以上的遷移率。為了提高表面的平坦性，較佳為在平坦的表面上形成氧化物半導體，明確地說，較佳的是，在平均面粗糙度(Ra)為1nm以下，較佳為0.3nm以下，更佳為0.1nm以下的表面上形成氧化物半導體。
注意，Ra是將算術平均粗糙度擴大為三維以使其能夠應用於測定面，可以將它表達為“將從基準面到指定面的偏差的絕對值平均而得的值”，並以如下公式定義。
注意，在上述公式1中，S₀表示測定面(用座標(x₁,y₁)(x₁,y₂)(x₂,y₁)(x₂,y₂)的4點表示的方形的區域)的面積，Z₀表示測定面的平均高度。可以利用原子力顯微鏡(AFM：Atomic Force Microscope)評價Ra。
在氧化物半導體具有結晶性的情況下，也可以使用包含如下一種結晶(CAAC：C Axis Aligned Crystal：c軸配向結晶)的氧化物，該結晶進行c軸配向，並且在從ab面、表面或介面的方向看時具有三角形狀或六角形狀的原子排列，在c軸上金屬原子排列為層狀或者金屬原子和氧原子排列為層狀，在ab面上a軸或b軸的方向不同(即，以c軸為中心回轉)。以下說明包含CAAC的氧化物。
從廣義來理解，包含CAAC的氧化物是指非單晶並包括如下相的氧化物，其中在從垂直於ab面的方向看時具有三角形狀、六角形狀、正三角形狀或正六角形狀的原子排列，並且在從垂直於c軸方向的方向看時金屬原子排列為層狀或者金屬原子和氧原子排列為層狀。
雖然CAAC不是單晶，但是也不只由非晶形成。此外，雖然CAAC包括晶化部分(結晶部分)，但是有時不能明確辨別一個結晶部分與其他結晶部分的邊界。
在CAAC包含氧的情況下，氧的一部分也可以用氮取代。此外，構成CAAC的各結晶部分的c軸也可以朝向相同的方向(例如，垂直於形成有CAAC的基板面或CAAC的表面等的方向)。或者，構成CAAC的各結晶部分的ab面的法線也可以朝向一定的方向(例如，垂直於形成有CAAC的基板面或CAAC的表面等的方向)。
CAAC根據其組成等而成為導體、半導體或絕緣體。另外，CAAC根據其組成等而對可見光呈現透明性或不透明性。
作為上述CAAC的例子，也可以舉出如下一種結晶，該結晶被形成為膜狀，在從垂直於膜表面或形成有CAAC的基板面的方向觀察時確認到三角形或六角形的原子排列，並且在觀察其膜剖面時確認到金屬原子或金屬原子及氧原子(或氮原子)的層狀排列。
參照圖8A至圖10C詳細說明包括在CAAC中的結晶結構的一個例子。另外，在沒有特別的說明時，在圖8A至圖10C中，以垂直方向為c軸方向，並以與c軸方向正交的面為ab面。另外，在只說“上一半”或“下一半”時，其是指以ab面為邊界時的上一半或下一半。另外，在圖8A至8E中，使用圓圈圈上的O表示四配位O，而使用雙重圓圈圈上的O表示三配位O。
圖8A示出具有一個六配位In以及靠近In的六個四配位氧原子(以下稱為四配位O)的結構。這裏，將對於一個金屬原子只示出靠近其的氧原子的結構稱為小組。雖然圖8A所示的結構採用八面體結構，但是為了容易理解示出平面結構。在圖8A的上一半及下一半分別具有三個四配位O。圖8A所示的小組的電荷為0。
圖8B示出具有一個五配位Ga、靠近Ga的三個三配位氧原子(以下稱為三配位O)以及靠近Ga的兩個四配位O的結構。三配位O都存在於ab面上。在圖8B的上一半及下一半分別具有一個四配位O。另外，因為In也採用五配位，所以也有可能採用圖8B所示的結構。圖8B所示的小組的電荷為0。
圖8C示出具有一個四配位Zn以及靠近Zn的四個四配位O的結構。在圖8C的上一半具有一個四配位O，並且在下一半具有三個四配位O。圖8C所示的小組的電荷為0。
圖8D示出具有一個六配位Sn以及靠近Sn的六個四配位O的結構。在圖8D的上一半具有三個四配位O，並且在下一半具有三個四配位O。圖8D所示的小組的電荷為+1。
圖8E示出包括兩個Zn的小組。在圖8E的上一半具有一個四配位O，並且在下一半具有一個四配位O。圖8E所示的小組的電荷為-1。
在此，將多個小組的集合體稱為中組，而將多個中組的集合體稱為大組(也稱為晶胞)。
這裏，說明這些小組彼此接合的規則。In的上一半的三個O在下方向上具有三個靠近的In，而In的下一半的三個O在上方向上具有三個靠近的In。Ga的上一半的一個O在下方向上具有一個靠近的Ga，而Ga的下一半的一個O在上方向上具有一個靠近的Ga。Zn的上一半的一個O在下方向上具有一個靠近的Zn，而Zn的下一半的三個O在上方向上具有三個靠近的Zn。像這樣，金屬原子的上方向上的四配位O的個數與位於該O的下方向上的靠近的金屬原子的個數相等。與此同樣，金屬原子的下方向的四配位O的個數與位於該O的上方向上的靠近的金屬原子的個數相等。因為O為四配位，所以位於下方向上的靠近的金屬原子的個數和位於上方向上的靠近的金屬原子的個數的總和成為4。因此，在位於一金屬原子的上方向上的四配位O的個數和位於另一金屬原子的下方向上的四配位O的個數的總和為4時，具有金屬原子的兩種小組可以彼此接合。下面說明其理由。例如，在六配位金屬原子(In或Sn)藉由上一半的四配位O接合時，因為四配位O的個數為3，所以其與五配位金屬原子(Ga或In)的上一半的四配位O、五配位金屬原子(Ga或In)的下一半的四配位O以及四配位金屬原子(Zn)的上一半的四配位O中的任何一個接合。
具有這些配位數的金屬原子在c軸方向上藉由四配位O接合。另外，除此以外，以使層結構的總和電荷成為0的方式使多個小組接合構成中組。
圖9A示出構成In-Sn-Zn-O類氧化物的層結構的中組的模型圖。圖9B示出由三個中組構成的大組。另外，圖9C示出從c軸方向上觀察圖9B的層結構時的原子排列。
在圖9A中，為了容易理解，省略三配位O，關於四配位O只示出其個數，例如，以③表示Sn的上一半及下一半分別具有三個四配位O。與此同樣，在圖9A中，以①表示In的上一半及下一半分別具有一個四配位O。並且，與此同樣，在圖8A中示出：下一半具有一個四配位O而上一半具有三個四配位O的Zn；以及上一半具有一個四配位O而下一半具有三個四配位O的Zn。
在圖9A中，構成In-Sn-Zn類氧化物的層結構的中組具有如下結構：在從上面按順序說明時，上一半及下一半分別具有三個四配位O的Sn與上一半及下一半分別具有一個四配位O的In接合；該In與上一半具有三個四配位O的Zn接合；藉由該Zn的下一半的一個四配位O與上一半及下一半分別具有三個四配位O的In接合；該In與由兩個其上一半具有一個四配位O的Zn構成的小組接合；藉由該小組的下一半的一個四配位O與上一半及下一半分別具有三個四配位O的Sn接合。多個上述中組彼此接合而構成大組。
這裏，三配位O及四配位O的一個接合的電荷分別可以被認為是-0.667及-0.5。例如，In(六配位或五配位)、Zn(四配位)以及Sn(五配位或六配位)的電荷分別為+3、+2以及+4。因此，包含Sn的小組的電荷為+1。因此，為了形成包含Sn的層結構，需要用於消除電荷+1的電荷-1。作為具有電荷-1的結構，可以舉出圖8E所示的包含兩個Zn的小組。例如，因為如果對於一個包含Sn的小組有一個包含兩個Zn的小組則電荷被消除，而可以使層結構的總電荷為0。
明確而言，藉由反復圖9B所示的大組來可以得到In-Sn-Zn類氧化物的結晶(In₂SnZn₃O₈)。注意，可以得到的In-Sn-Zn類氧化物的層結構可以由組成式In₂SnZn₂O₇(ZnO)_m(m是0或自然數)表示。另外，當m的數目大時，In-Sn-Zn類氧化物的結晶的結晶性得到提高，所以是較佳的。
此外，除此之外，當使用如下氧化物時也同樣：四元類金屬氧化物的In-Sn-Ga-Zn類氧化物；三元類金屬氧化物的In-Ga-Zn類氧化物(也寫為IGZO)、In-Al-Zn類氧化物、Sn-Ga-Zn類氧化物、Al-Ga-Zn類氧化物、Sn-Al-Zn類氧化物、In-Hf-Zn類氧化物、In-La-Zn類氧化物、In-Ce-Zn類氧化物、In-Pr-Zn類氧化物、In-Nd-Zn類氧化物、In-Pm-Zn類氧化物、In-Sm-Zn類氧化物、In-Eu-Zn類氧化物、In-Gd-Zn類氧化物、In-Tb-Zn類氧化物、In-Dy-Zn類氧化物、In-Ho-Zn類氧化物、In-Er-Zn類氧化物、In-Tm-Zn類氧化物、In-Yb-Zn類氧化物、In-Lu-Zn類氧化物；二元類金屬氧化物的In-Zn類氧化物、Sn-Zn類氧化物、Al-Zn類氧化物、Zn-Mg類氧化物、Sn-Mg類氧化物、In-Mg類氧化物、In-Ga類氧化物；以及In類氧化物、Sn類氧化物、Zn類氧化物等。
例如，圖10A示出構成In-Ga-Zn類氧化物的層結構的中組的模型圖。
在圖10A中，構成In-Ga-Zn類氧化物的層結構的中組具有如下結構：在從上面按順序說明時，上一半和下一半分別有三個四配位O的In與上一半具有一個四配位的O的Zn接合；藉由該Zn的下一半的三個四配位O與上一半及下一半分別具有一個四配位O的Ga接合；藉由該Ga的下一半的一個四配位O與上一半及下一半分別具有三個四配位O的In接合。多個上述中組彼此接合而構成大組。
圖10B示出由三個中組構成的大組。另外，圖10C示出從c軸方向上觀察圖10B的層結構時的原子排列。
在此，因為In(六配位或五配位)、Zn(四配位)、Ga(五配位)的電荷分別是+3、+2、+3，所以包含In、Zn及Ga中的任一個的小組的電荷為0。因此，組合這些小組而成的中組的總電荷一直為0。
此外，構成In-Ga-Zn類氧化物的層結構的中組不侷限於圖10A所示的中組，而有可能是組合In、Ga、Zn的排列不同的中組而成的大組。
另外，作為用於In-Sn-Zn類氧化物的靶材，使用In：Sn：Zn的原子數比為1：2：2、2：1：3、1：1：1或20：45：35等的成分比的氧化物靶材。實施例1
圖6A至6H及圖7A至7D分別示出當改變通道長度L、氮添加的有無、氮添加的劑量時的氧化物半導體電晶體中的閘極電壓(Vg)和汲極電流(Id)的關係。
圖6A、6B以及7A、圖6C、6D以及7B、圖6E、6F以及7C、以及圖6G、6H以及7D分別示出通道長度L是0.35μm、通道長度L是0.8μm、通道長度L是3.0μm以及通道長度L是10.0μm的氧化物半導體電晶體的閘極電壓(Vg)和汲極電流(Id)的關係。注意，在圖6A至6H及圖7A至7D中使用的氧化物半導體電晶體的通道寬度W是10μm。
另外，在圖6A、6C、6E以及6G的氧化物半導體電晶體中，不添加氮而以450℃進行熱處理。在圖6B、6D、6F以及6H的氧化物半導體電晶體中，以10kV的加速電壓及1×10¹⁴cm^-2的劑量添加氮，並且以450℃進行熱處理。並且，在圖7A至7D的氧化物半導體電晶體中，以10kV的加速電壓及5×10¹⁶cm^-2的劑量添加氮，並且以450℃進行熱處理。
如圖6A至6F所示，在通道長度L小(3.0μm以下)且劑量少(1×10¹⁴cm^-2以下)時，不能確保足夠的導通/截止比，即使改變閘極電壓Vg，汲極電流Id也不發生變化。就是說，這樣的氧化物半導體電晶體不具有電晶體的功能。
如圖6A、6C以及6E所示，在不添加氮時，不能確保氧化物半導體電晶體的足夠的導通/截止比，因此氧化物半導體電晶體不具有電晶體的功能。
如圖6B、6D以及6F所示，在雖然添加氮但是劑量小(1×10¹⁴cm^-2以下)時，不能確保氧化物半導體電晶體的足夠的導通/截止比，因此氧化物半導體電晶體不具有電晶體的功能。
但是，如圖7A至7C所示，在劑量是5×10¹⁶cm^-2的氧化物半導體電晶體中，即使通道長度L小，例如是0.35μm(參照圖7A)，也能夠確保足夠的導通/截止比。就是說，當改變閘極電壓Vg時，汲極電流Id產生變化。因此圖7A至7C所示的氧化物半導體電晶體具有電晶體的功能。
綜上所述，由圖6A至6H及圖7A至7D可知，在劑量低於5×10¹⁶cm^-2例如是1×10¹⁴cm^-2的氧化物半導體電晶體中，即使通道長度L大，例如是3.0μm，也不能確保足夠的導通/截止比。因此，在通道長度L小(例如是3.0μm以下)的氧化物半導體電晶體中，氮的劑量較佳是5×10¹⁶cm^-2以上。
如實施方式1所示，在氮的劑量是5×10¹⁶cm^-2以上時，在氧化物半導體層中形成微小空洞。如上所述，氧化物半導體層中的微小空洞的內壁吸附來自外氣或絕緣膜的氫。在微小空洞的內壁吸附有氫時，氧不會從氧化物半導體層被抽出。具有氧不被抽出的氧化物半導體層的氧化物半導體電晶體能夠確保足夠的導通/截止比，並且當改變閘極電壓Vg時，汲極電流Id產生變化。就是說，氧化物半導體電晶體具有電晶體的功能。
綜上所述，由本實施例可知，在所公開的發明的一個方式的氧化物半導體電晶體中，即使通道長度L小，也能夠確保導通/截止比。
200‧‧‧基板
201‧‧‧氧化物半導體電晶體
202‧‧‧基底絕緣膜
203‧‧‧氧化物半導體層
204a‧‧‧電極
204b‧‧‧電極
206‧‧‧閘極絕緣膜
207‧‧‧閘極電極
208a‧‧‧區域
208b‧‧‧區域
209‧‧‧通道形成區
210‧‧‧氮
211a‧‧‧區域
211b‧‧‧區域
211au‧‧‧上層
211al‧‧‧下層
211bu‧‧‧上層
211bl‧‧‧下層
212‧‧‧絕緣膜
213‧‧‧佈線
214‧‧‧佈線
215‧‧‧佈線
221‧‧‧氧化物半導體電晶體
在圖式中：圖1是半導體裝置的剖面圖；圖2A至2D是示出半導體裝置的製造方法的剖面圖；圖3A至3D是示出半導體裝置的製造方法的剖面圖；圖4A和4B是示出氮的濃度分佈的圖；圖5A至5D是氧化物半導體層的剖面TEM照片；圖6A至6H是示出閘極電壓及汲極電流的關係的圖；圖7A至7D是示出閘極電壓及汲極電流的關係的圖；圖8A至8E是說明氧化物材料的結構的圖；圖9A至9C是說明氧化物材料的結構的圖；圖10A至10C是說明氧化物材料的結構的圖；圖11A和11B是示出半導體裝置的製造方法的剖面圖；圖12是示出半導體裝置的製造方法的剖面圖。
200‧‧‧基板
201‧‧‧氧化物半導體電晶體
202‧‧‧基底絕緣膜
203‧‧‧氧化物半導體層
204a‧‧‧電極
204b‧‧‧電極
206‧‧‧閘極絕緣膜
207‧‧‧閘極電極
208a‧‧‧區域
208b‧‧‧區域
209‧‧‧通道形成區
211a‧‧‧區域
211b‧‧‧區域
211au‧‧‧上層
211al‧‧‧下層
211bu‧‧‧上層
211bl‧‧‧下層
212‧‧‧絕緣膜
213‧‧‧佈線
214‧‧‧佈線
215‧‧‧佈線

权利要求:
Claims (19)
[1] 一種半導體裝置，包括：氧化物半導體層；該氧化物半導體層上的閘極絕緣膜；隔著該閘極絕緣膜設置在該氧化物半導體層的通道形成區上的閘極電極；設置在該氧化物半導體層的第一區域上的源極電極或汲極電極；以及該通道形成區和該第一區域之間的該氧化物半導體層的第二區域，其中該第二區域包括上區和下區，並且該上區具有空洞。
[2] 根據申請專利範圍第1項之半導體裝置，其中該空洞的直徑是2nm以上且7nm以下。
[3] 根據申請專利範圍第1項之半導體裝置，其中該空洞是密度比周圍低的區域或是空隙。
[4] 一種半導體裝置，包括：氧化物半導體層；設置在該氧化物半導體層上的閘極絕緣膜；隔著該閘極絕緣膜設置在該氧化物半導體層的通道形成區上的閘極電極；設置在該氧化物半導體層的第一區域上的源極電極或汲極電極；以及該通道形成區和該第一區域之間的該氧化物半導體層的第二區域，其中該第二區域包括上區和下區，該上區包含比該下區、該第一區域以及該通道形成區分別包含的氮多的氮，並且該上區具有空洞。
[5] 根據申請專利範圍第4項之半導體裝置，其中該第二區域的該上區中的氮濃度是1×10²¹cm^-3以上。
[6] 根據申請專利範圍第4項之半導體裝置，其中該空洞的直徑是2nm以上且7nm以下。
[7] 根據申請專利範圍第4項之半導體裝置，其中該空洞是密度比周圍低的區域或是空隙。
[8] 一種半導體裝置，包括：氧化物半導體層；設置在該氧化物半導體層上的閘極絕緣膜；隔著該閘極絕緣膜設置在該氧化物半導體層的通道形成區上的閘極電極；設置在該氧化物半導體層的第一區域上的源極電極或汲極電極；以及該通道形成區和該第一區域之間的該氧化物半導體層的第二區域，其中該第二區域包括上區和下區，該上區包含比該下區、該第一區域以及該通道形成區分別包含的氧多的氧，並且該上區具有空洞。
[9] 根據申請專利範圍第8項之半導體裝置，其中該第二區域的該上區中的氧濃度是1×10²¹cm^-3以上。
[10] 根據申請專利範圍第8項之半導體裝置，其中該空洞的直徑是2nm以上且7nm以下。
[11] 根據申請專利範圍第8項之半導體裝置，其中該空洞是密度比周圍低的區域或是空隙。
[12] 一種半導體裝置的製造方法，包括以下步驟：形成氧化物半導體層；在該氧化物半導體層的第一區域上形成源極電極或汲極電極；以隔著閘極絕緣膜與該氧化物半導體層的通道形成區重疊的方式形成閘極電極；對該第一區域和該通道形成區之間的該氧化物半導體層的第二區域添加氮；以及對包括添加有氮的該第二區域的該氧化物半導體層進行加熱，其中添加氮之後的該第二區域包括上區和下區，並且該上區具有空洞。
[13] 根據申請專利範圍第12項之半導體裝置的製造方法，其中該空洞的直徑是2nm以上且7nm以下。
[14] 根據申請專利範圍第12項之半導體裝置的製造方法，其中該空洞是密度比周圍低的區域或是空隙。
[15] 根據申請專利範圍第12項之半導體裝置的製造方法，其中該氮劑量是5×10¹⁶cm^-2以上。
[16] 一種半導體裝置的製造方法，包括以下步驟：形成氧化物半導體層；在該氧化物半導體層的第一區域上形成源極電極或汲極電極；以隔著閘極絕緣膜與該氧化物半導體層的通道形成區重疊的方式形成閘極電極；對該第一區域和該通道形成區之間的該氧化物半導體層的第二區域添加氧；以及對包括添加有氧的該第二區域的該氧化物半導體層進行加熱，其中添加氧之後的該第二區域包括上區和下區，並且該上區具有空洞。
[17] 根據申請專利範圍第16項之半導體裝置的製造方法，其中該空洞的直徑是2nm以上且7nm以下。
[18] 根據申請專利範圍第16項之半導體裝置的製造方法，其中該空洞是密度比周圍低的區域或是空隙。
[19] 根據申請專利範圍第16項之半導體裝置的製造方法，其中該氧劑量是5×10¹⁶cm^-2以上。

类似技术:

公开号 | 公开日 | 专利标题

TWI545762B|2016-08-11|半導體裝置及其製造方法

TWI602303B|2017-10-11|半導體裝置及其製造方法

KR102224946B1|2021-03-09|반도체 장치

KR102329144B1|2021-11-18|반도체 장치

KR20140136381A|2014-11-28|반도체 장치

TWI573279B|2017-03-01|半導體裝置及顯示裝置

TWI570743B|2017-02-11|半導體裝置

TW201308888A|2013-02-16|半導體裝置

JP6246549B2|2017-12-13|半導体装置の作製方法

TW201834198A|2018-09-16|半導體裝置及製造方法

KR20120117667A|2012-10-24|반도체 장치 및 그 구동 방법

JP5980538B2|2016-08-31|半導体装置

TWI568181B|2017-01-21|邏輯電路及半導體裝置

TWI555030B|2016-10-21|半導體裝置

KR101984310B1|2019-05-30|반도체 장치

TWI590587B|2017-07-01|半導體裝置

TWI579972B|2017-04-21|半導體裝置

TW201830708A|2018-08-16|電晶體、半導體裝置及電子裝置

TWI721176B|2021-03-11|半導體裝置

JP2018019072A|2018-02-01|トランジスタ

JP2014082391A|2014-05-08|半導体装置

US20210384906A1|2021-12-09|Single-polarity level shifter circuit and semiconductor device

JPWO2019107411A1|2020-12-17|トンネル電界効果トランジスタおよび電子デバイス

US20220045683A1|2022-02-10|Logic circuit formed using unipolar transistor, and semiconductor device

JP6174334B2|2017-08-02|半導体装置

同族专利:

公开号 | 公开日

TWI580053B|2017-04-21|

US20130001557A1|2013-01-03|

JP6068743B2|2017-01-25|

US9130044B2|2015-09-08|

TWI545762B|2016-08-11|

JP2013033950A|2013-02-14|

TW201631775A|2016-09-01|

WO2013005380A1|2013-01-10|

引用文献:

公开号 | 申请日 | 公开日 | 申请人 | 专利标题

JPS6360339B2|1977-01-31|1988-11-24|||

JPH0244259B2|1987-02-24|1990-10-03|Kagaku Gijutsucho Mukizaishitsu Kenkyushocho||

JP3298974B2|1993-03-23|2002-07-08|電子科学株式会社|昇温脱離ガス分析装置|

JP3479375B2|1995-03-27|2003-12-15|科学技術振興事業団|亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法|

KR100394896B1|1995-08-03|2003-11-28|코닌클리케 필립스 일렉트로닉스 엔.브이.|투명스위칭소자를포함하는반도체장치|

JP3625598B2|1995-12-30|2005-03-02|三星電子株式会社|液晶表示装置の製造方法|

JP4170454B2|1998-07-24|2008-10-22|Ｈｏｙａ株式会社|透明導電性酸化物薄膜を有する物品及びその製造方法|

JP2000150861A|1998-11-16|2000-05-30|Tdk Corp|酸化物薄膜|

JP3276930B2|1998-11-17|2002-04-22|科学技術振興事業団|トランジスタ及び半導体装置|

JP2000269322A|1999-01-14|2000-09-29|Mitsubishi Electric Corp|半導体装置及びその製造方法|

US6586802B2|1999-01-14|2003-07-01|Mitsubishi Denki Kabushiki Kaisha|Semiconductor device|

US6362082B1|1999-06-28|2002-03-26|Intel Corporation|Methodology for control of short channel effects in MOS transistors|

TW460731B|1999-09-03|2001-10-21|Ind Tech Res Inst|Electrode structure and production method of wide viewing angle LCD|

JP4089858B2|2000-09-01|2008-05-28|国立大学法人東北大学|半導体デバイス|

KR20020038482A|2000-11-15|2002-05-23|모리시타 요이찌|박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널|

JP3997731B2|2001-03-19|2007-10-24|富士ゼロックス株式会社|基材上に結晶性半導体薄膜を形成する方法|

JP2002289859A|2001-03-23|2002-10-04|Minolta Co Ltd|薄膜トランジスタ|

JP2003078118A|2001-08-31|2003-03-14|Canon Inc|半導体部材の製造方法及び半導体装置の製造方法|

JP3925839B2|2001-09-10|2007-06-06|シャープ株式会社|半導体記憶装置およびその試験方法|

JP4090716B2|2001-09-10|2008-05-28|雅司川崎|薄膜トランジスタおよびマトリクス表示装置|

WO2003040441A1|2001-11-05|2003-05-15|Japan Science And Technology Agency|Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film|

JP4083486B2|2002-02-21|2008-04-30|独立行政法人科学技術振興機構|ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法|

CN1445821A|2002-03-15|2003-10-01|三洋电机株式会社|ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法|

JP3933591B2|2002-03-26|2007-06-20|淳二城戸|有機エレクトロルミネッセント素子|

US7339187B2|2002-05-21|2008-03-04|State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University|Transistor structures|

JP2004022625A|2002-06-13|2004-01-22|Murata Mfg Co Ltd|半導体デバイス及び該半導体デバイスの製造方法|

US7105868B2|2002-06-24|2006-09-12|Cermet, Inc.|High-electron mobility transistor with zinc oxide|

CA2473825A1|2002-07-11|2004-01-22|Sumitomo Electric Industries, Ltd.|Porous semiconductor and process for producing the same|

JP4164562B2|2002-09-11|2008-10-15|独立行政法人科学技術振興機構|ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ|

JP2003158272A|2002-10-02|2003-05-30|Semiconductor Energy Lab Co Ltd|半導体装置|

US7067843B2|2002-10-11|2006-06-27|E. I. Du Pont De Nemours And Company|Transparent oxide semiconductor thin film transistors|

JP4166105B2|2003-03-06|2008-10-15|シャープ株式会社|半導体装置およびその製造方法|

JP2004273732A|2003-03-07|2004-09-30|Sharp Corp|アクティブマトリクス基板およびその製造方法|

JP4108633B2|2003-06-20|2008-06-25|シャープ株式会社|薄膜トランジスタおよびその製造方法ならびに電子デバイス|

US7262463B2|2003-07-25|2007-08-28|Hewlett-Packard Development Company, L.P.|Transistor including a deposited channel region having a doped portion|

US7282782B2|2004-03-12|2007-10-16|Hewlett-Packard Development Company, L.P.|Combined binary oxide semiconductor device|

EP2413366B1|2004-03-12|2017-01-11|Japan Science And Technology Agency|A switching element of LCDs or organic EL displays|

US7297977B2|2004-03-12|2007-11-20|Hewlett-Packard Development Company, L.P.|Semiconductor device|

US7145174B2|2004-03-12|2006-12-05|Hewlett-Packard Development Company, Lp.|Semiconductor device|

US7211825B2|2004-06-14|2007-05-01|Yi-Chi Shih|Indium oxide-based thin film transistors and circuits|

US7575979B2|2004-06-22|2009-08-18|Hewlett-Packard Development Company, L.P.|Method to form a film|

JP2006100760A|2004-09-02|2006-04-13|Casio Comput Co Ltd|薄膜トランジスタおよびその製造方法|

US7285501B2|2004-09-17|2007-10-23|Hewlett-Packard Development Company, L.P.|Method of forming a solution processed device|

US7298084B2|2004-11-02|2007-11-20|3M Innovative Properties Company|Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes|

WO2006051995A1|2004-11-10|2006-05-18|Canon Kabushiki Kaisha|Field effect transistor employing an amorphous oxide|

US7453065B2|2004-11-10|2008-11-18|Canon Kabushiki Kaisha|Sensor and image pickup device|

US7863611B2|2004-11-10|2011-01-04|Canon Kabushiki Kaisha|Integrated circuits utilizing amorphous oxides|

US7791072B2|2004-11-10|2010-09-07|Canon Kabushiki Kaisha|Display|

US7829444B2|2004-11-10|2010-11-09|Canon Kabushiki Kaisha|Field effect transistor manufacturing method|

AU2005302963B2|2004-11-10|2009-07-02|Cannon Kabushiki Kaisha|Light-emitting device|

US7601984B2|2004-11-10|2009-10-13|Canon Kabushiki Kaisha|Field effect transistor with amorphous oxide active layer containing microcrystals and gate electrode opposed to active layer through gate insulator|

US7579224B2|2005-01-21|2009-08-25|Semiconductor Energy Laboratory Co., Ltd.|Method for manufacturing a thin film semiconductor device|

US7858451B2|2005-02-03|2010-12-28|Semiconductor Energy Laboratory Co., Ltd.|Electronic device, semiconductor device and manufacturing method thereof|

US7948171B2|2005-02-18|2011-05-24|Semiconductor Energy Laboratory Co., Ltd.|Light emitting device|

US20060197092A1|2005-03-03|2006-09-07|Randy Hoffman|System and method for forming conductive material on a substrate|

US8681077B2|2005-03-18|2014-03-25|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device, and display device, driving method and electronic apparatus thereof|

US7544967B2|2005-03-28|2009-06-09|Massachusetts Institute Of Technology|Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications|

US7645478B2|2005-03-31|2010-01-12|3M Innovative Properties Company|Methods of making displays|

US8300031B2|2005-04-20|2012-10-30|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element|

JP2006344849A|2005-06-10|2006-12-21|Casio Comput Co Ltd|薄膜トランジスタ|

US7402506B2|2005-06-16|2008-07-22|Eastman Kodak Company|Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby|

US7691666B2|2005-06-16|2010-04-06|Eastman Kodak Company|Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby|

US7507618B2|2005-06-27|2009-03-24|3M Innovative Properties Company|Method for making electronic devices using metal oxide nanoparticles|

KR100711890B1|2005-07-28|2007-04-25|삼성에스디아이 주식회사|유기 발광표시장치 및 그의 제조방법|

JP2007059128A|2005-08-23|2007-03-08|Canon Inc|有機ｅｌ表示装置およびその製造方法|

JP4850457B2|2005-09-06|2012-01-11|キヤノン株式会社|薄膜トランジスタ及び薄膜ダイオード|

JP4280736B2|2005-09-06|2009-06-17|キヤノン株式会社|半導体素子|

JP2007073705A|2005-09-06|2007-03-22|Canon Inc|酸化物半導体チャネル薄膜トランジスタおよびその製造方法|

JP5116225B2|2005-09-06|2013-01-09|キヤノン株式会社|酸化物半導体デバイスの製造方法|

KR100786498B1|2005-09-27|2007-12-17|삼성에스디아이 주식회사|투명박막 트랜지스터 및 그 제조방법|

JP5064747B2|2005-09-29|2012-10-31|株式会社半導体エネルギー研究所|半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法|

EP1995787A3|2005-09-29|2012-01-18|Semiconductor Energy Laboratory Co, Ltd.|Semiconductor device having oxide semiconductor layer and manufacturing method therof|

JP5078246B2|2005-09-29|2012-11-21|株式会社半導体エネルギー研究所|半導体装置、及び半導体装置の作製方法|

JP5037808B2|2005-10-20|2012-10-03|キヤノン株式会社|アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置|

CN101707212B|2005-11-15|2012-07-11|株式会社半导体能源研究所|半导体器件及其制造方法|

US7867636B2|2006-01-11|2011-01-11|Murata Manufacturing Co., Ltd.|Transparent conductive film and method for manufacturing the same|

JP4977478B2|2006-01-21|2012-07-18|三星電子株式会社|ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法|

US7576394B2|2006-02-02|2009-08-18|Kochi Industrial Promotion Center|Thin film transistor including low resistance conductive thin films and manufacturing method thereof|

US7977169B2|2006-02-15|2011-07-12|Kochi Industrial Promotion Center|Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof|

KR20070101595A|2006-04-11|2007-10-17|삼성전자주식회사|ＺｎＯＴＦＴ|

US20070252928A1|2006-04-28|2007-11-01|Toppan Printing Co., Ltd.|Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof|

EP1850374A3|2006-04-28|2007-11-21|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device and manufacturing method thereof|

JP5028033B2|2006-06-13|2012-09-19|キヤノン株式会社|酸化物半導体膜のドライエッチング方法|

US7560312B2|2006-08-07|2009-07-14|International Business Machines Corporation|Void formation for semiconductor junction capacitance reduction|

JP4999400B2|2006-08-09|2012-08-15|キヤノン株式会社|酸化物半導体膜のドライエッチング方法|

JP4609797B2|2006-08-09|2011-01-12|Ｎｅｃ液晶テクノロジー株式会社|薄膜デバイス及びその製造方法|

JP4332545B2|2006-09-15|2009-09-16|キヤノン株式会社|電界効果型トランジスタ及びその製造方法|

JP5164357B2|2006-09-27|2013-03-21|キヤノン株式会社|半導体装置及び半導体装置の製造方法|

JP4274219B2|2006-09-27|2009-06-03|セイコーエプソン株式会社|電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置|

US7622371B2|2006-10-10|2009-11-24|Hewlett-Packard Development Company, L.P.|Fused nanocrystal thin film semiconductor and method|

US7772021B2|2006-11-29|2010-08-10|Samsung Electronics Co., Ltd.|Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays|

JP2008140684A|2006-12-04|2008-06-19|Toppan Printing Co Ltd|カラーｅｌディスプレイおよびその製造方法|

JP5105842B2|2006-12-05|2012-12-26|キヤノン株式会社|酸化物半導体を用いた表示装置及びその製造方法|

KR101303578B1|2007-01-05|2013-09-09|삼성전자주식회사|박막 식각 방법|

US8207063B2|2007-01-26|2012-06-26|Eastman Kodak Company|Process for atomic layer deposition|

KR100851215B1|2007-03-14|2008-08-07|삼성에스디아이 주식회사|박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치|

US7795613B2|2007-04-17|2010-09-14|Toppan Printing Co., Ltd.|Structure with transistor|

KR101325053B1|2007-04-18|2013-11-05|삼성디스플레이 주식회사|박막 트랜지스터 기판 및 이의 제조 방법|

KR20080094300A|2007-04-19|2008-10-23|삼성전자주식회사|박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이|

KR101334181B1|2007-04-20|2013-11-28|삼성전자주식회사|선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법|

JP2008277326A|2007-04-25|2008-11-13|Canon Inc|アモルファス酸化物半導体、半導体デバイス及び薄膜トランジスタ|

JP5348916B2|2007-04-25|2013-11-20|株式会社半導体エネルギー研究所|半導体装置|

WO2008133345A1|2007-04-25|2008-11-06|Canon Kabushiki Kaisha|Oxynitride semiconductor|

KR101345376B1|2007-05-29|2013-12-24|삼성전자주식회사|ＺｎＯ 계 박막 트랜지스터 및 그 제조방법|

US20080296567A1|2007-06-04|2008-12-04|Irving Lyn M|Method of making thin film transistors comprising zinc-oxide-based semiconductor materials|

JP5393058B2|2007-09-05|2014-01-22|キヤノン株式会社|電界効果型トランジスタ|

JP5354999B2|2007-09-26|2013-11-27|キヤノン株式会社|電界効果型トランジスタの製造方法|

JP2009129958A|2007-11-20|2009-06-11|Oki Semiconductor Co Ltd|半導体装置及びその製造方法|

JP5215158B2|2007-12-17|2013-06-19|富士フイルム株式会社|無機結晶性配向膜及びその製造方法、半導体デバイス|

KR100936874B1|2007-12-18|2010-01-14|삼성모바일디스플레이주식회사|박막 트랜지스터의 제조 방법 및 박막 트랜지스터를구비하는 유기전계발광 표시 장치의 제조 방법|

JP5467728B2|2008-03-14|2014-04-09|富士フイルム株式会社|薄膜電界効果型トランジスタおよびその製造方法|

US8017045B2|2008-04-16|2011-09-13|Electronics And Telecommunications Research Institute|Composition for oxide semiconductor thin film and field effect transistor using the composition|

JP4623179B2|2008-09-18|2011-02-02|ソニー株式会社|薄膜トランジスタおよびその製造方法|

JP5430113B2|2008-10-08|2014-02-26|キヤノン株式会社|電界効果型トランジスタ及びその製造方法|

JP5451280B2|2008-10-09|2014-03-26|キヤノン株式会社|ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置|

KR101642384B1|2008-12-19|2016-07-25|가부시키가이샤 한도오따이 에네루기 켄큐쇼|트랜지스터의 제작 방법|

US8704216B2|2009-02-27|2014-04-22|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device and manufacturing method thereof|

KR102057299B1|2009-07-31|2019-12-18|가부시키가이샤 한도오따이 에네루기 켄큐쇼|반도체 디바이스 및 그 형성 방법|

CN102473735B|2009-07-31|2015-08-12|株式会社半导体能源研究所|半导体装置及其制造方法|

WO2011013502A1|2009-07-31|2011-02-03|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device and manufacturing method thereof|

CN102473734B|2009-07-31|2015-08-12|株式会社半导体能源研究所|半导体装置及其制造方法|

WO2011013523A1|2009-07-31|2011-02-03|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device and method for manufacturing the same|

WO2011043163A1|2009-10-05|2011-04-14|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device and manufacturing method thereof|

KR101803553B1|2009-11-28|2017-11-30|가부시키가이샤 한도오따이 에네루기 켄큐쇼|반도체 장치 및 그 제작 방법|

KR102153034B1|2009-12-04|2020-09-07|가부시키가이샤 한도오따이 에네루기 켄큐쇼|반도체 장치|

KR102111309B1|2009-12-25|2020-05-15|가부시키가이샤 한도오따이 에네루기 켄큐쇼|반도체 장치 제작 방법|

KR101995682B1|2011-03-18|2019-07-02|가부시키가이샤 한도오따이 에네루기 켄큐쇼|산화물 반도체막, 반도체 장치, 및 반도체 장치의 제작 방법|WO2011162104A1|2010-06-25|2011-12-29|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device and method for driving the same|

KR101995682B1|2011-03-18|2019-07-02|가부시키가이샤 한도오따이 에네루기 켄큐쇼|산화물 반도체막, 반도체 장치, 및 반도체 장치의 제작 방법|

CN102760697B|2011-04-27|2016-08-03|株式会社半导体能源研究所|半导体装置的制造方法|

CN105009298B|2013-03-08|2018-06-05|住友金属矿山株式会社|氧氮化物半导体薄膜|

US10043917B2|2016-03-03|2018-08-07|United Microelectronics Corp.|Oxide semiconductor device and method of manufacturing the same|

法律状态:

优先权:

申请号 | 申请日 | 专利标题

JP2011147520||2011-07-01||

[返回顶部]